

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 02-159764

(43)Date of publication of application : 19.06.1990

(51)Int.Cl.

H01L 27/146

(21)Application number : 63-315811

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing : 13.12.1988


(72)Inventor : ARAKI TATSU
ICHIHASHI MOTOMI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To simplify a semiconductor device of this design in packaging by a method wherein an insulating substrate provided with a substrate electrode formed on the surface of a light-receiving window of a photodetector and bumps which connect an element electrode with the substrate electrode together are provided.

CONSTITUTION: Bumps 3 are provided to connect element electrodes 1b of a photodetective element with substrate electrodes 2a of an insulating substrate 2 provided with a light-receiving window 4 interposing between them. And, a photodetective section 1a and the element electrodes 1b of a photo IC 1 are formed on the same primary face. Therefore, when the element electrodes 1b are connected with the substrate electrodes 2b through the intermediary of the bumps 3 in a flip chip bonding system, the photodetective section 1a and the light-receiving window 4 are so arranged to face each other, so that external light rays can be introduced. By this setup, a package used for protecting a wire can be dispensed with, so that a semiconductor device of this design can be simplified in packaging.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

⑫ 公開特許公報(A) 平2-159764

⑪ Int. Cl.⁵

識別記号

庁内整理番号

⑬ 公開 平成2年(1990)6月19日

H 01 L 27/146

7377-5F H 01 L 27/14

F

審査請求 未請求 請求項の数 1 (全4頁)

⑭ 発明の名称 半導体装置

⑮ 特 願 昭63-315811

⑯ 出 願 昭63(1988)12月13日

⑰ 発 明 者 荒 木 達 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所内

⑱ 発 明 者 市 橋 素 海 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所内

⑲ 出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

⑳ 代 理 人 弁理士 大岩 増雄 外2名

明 細 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

主面に受光部および素子電極を有する受光素子と、この受光素子に載置するとともに、前記受光素子に外部光を導入する受光窓を有し、かつその表面に基板電極を有する絶縁基板と、前記素子電極と基板電極間に介在し、それらを互いに接続するバンプとを備えた半導体装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置に関し、特にフォトIC搭載型厚膜混成集積回路に適した厚膜混成集積回路の構造に関する。

〔従来の技術〕

第2図は、従来のフォトIC搭載型の厚膜混成集積回路のフォトICの搭載部の断面図である。

第2図において、1は主面に受光部(1a)と素子電極(1b)を有するフォトIC、2は厚膜基板、7

はフォトIC(1)のフタ、8はフタ(7)の下端面に設けられたリード、9はフォトIC(1)とリード(8)とを接続するワイヤ、10はフタ(7)の上部に設けられた内部受光窓、20はフォトICアセンブリパッケージであり、上記1、7、8、9、10で構成される。フォトICアセンブリパッケージはリード(8)により、厚膜基板の電極(2a)と接続される。5は厚膜基板上のフォトICアセンブリパッケージ(4)を包用する保護用パッケージ、11は保護用パッケージ(5)に設けられた外部受光窓である。内部受光窓(10)および外部受光窓(11)はガラスなどの光透過性材料を用いる。

前記受光部(1a)と外部受光窓(11)は、互に対向するとともにその間に内部受光窓(10)が介在する。

〔発明が解決しようとする課題〕

従来のフォトIC搭載型厚膜混成集積回路では、素子電極と基板電極を接続するとき、ワイヤを用いていた。しかし、例えば自動車用では使用する温度範囲が広く、振動が大きいなど、他の用途と比べて耐環境性が重要である。そこで、バンプよ

り耐環境性の劣るワイヤを用いるためには、それを補うための保護パッケージなどが必要となり、コストが高くなつてた。また、フォトＩＣアセンブリパッケージを厚膜基板に接合する際の接合ずれによつて、受光精度にばらつきを生じていた。

本発明は、以上のような問題点を解消するためになされたもので、パッケージングの簡略化と受光精度の向上を目的としている。

〔課題を解決するための手段〕

本発明に係わる半導体装置は受光素子の素子電極と受光窓を有する絶縁基板の基板電極間に介在し、それらを互いに接続するバンプを設けたものである。

〔作用〕

本発明によれば、この半導体装置はバンプを用いるため、従来、フォトＩＣと基板電極を接続するのに用いたワイヤが不要となる。

〔実施例〕

第１図は、本発明に係わるフォトＩＣ搭載部の一例を示す断面図である。

(3)

トＩＣを厚膜基板に接合させるので、セルフアライメントによりフォトＩＣが接合位置からずれを生じることが少なくなり受光精度が向上する。

〔発明の効果〕

以上のように本発明によれば、受光素子の素子電極と受光窓を有する絶縁基板の基板電極間に介在しそれらを互いに接続するバンプを用いたので、ワイヤを保護するパッケージが不要となりパッケージングを簡略化できるという優れた効果を有する。

4. 図面の簡単な説明

第１図は本発明に係わる一実施例を示した断面図、第２図は従来例の断面図である。

１；フォトＩＣ、２；厚膜基板、３；はんだ支柱、４；厚膜基板の受光窓。

なお、各図中間一符号は同一または相当部分を示す。

代理人 大 岩 増 雄


(5)

第１図において、１はフォトＩＣ、１aは受光部、１bは素子電極、２は厚膜基板、３はフォトＩＣの素子電極(1b)と厚膜基板の基板電極(2a)をつなぎフォトＩＣ(1)を厚膜基板(2)に固定するバンプと呼ばれるはんだ支柱、４は厚膜基板(2)に設けられた受光窓、５はフォトＩＣを保護するパッケージ、６は基板上の素子が外気に触れないようにするための密封ゴムである。受光窓(4)はガラスなどの光透過性の材料を用いる。フォトＩＣ(1)はその受光部(1a)と素子電極(1b)が同一主面に形成される。従つて、前記素子電極(1b)と基板電極(2a)とをフリップチップ方式でバンプ(3)を介して接続するに際し、前記受光部(1a)と受光窓(4)を互に対向するよう配置することにより、外部光の導入が可能となる。

このことにより、耐環境性に劣るワイヤ部分を保護するために用いていたフォトＩＣ用パッケージが不要となつて、パッケージングの簡略化がなされるとともに、耐環境性に優れたものになる。また、バンプを用いるフリップチップ方式でフォ


(4)

第 1 図



- 1: フォト IC 1a: 受光部 1b: 素子電極
 2: 厚膜基板 2a: 基板電極
 3: はんだ支柱 (ハンパ)
 4: 厚膜基板の受光窓
 5: 保護パッケージ
 6: 密封ゴム

第 2 図



- 1: フォト IC 1a: 受光部 1b: 素子電極
 2: 厚膜基板 2a: 基板電極
 5: 保護用パッケージ
 7: フォト IC のパッケージ
 8: リード
 9: ワイヤ
 10: 内部受光窓
 11: 外部受光窓

手続 正 替 (自発)

平成 1 年 4 月 3 日
特許

特許庁長官殿

1. 事件の表示 特願昭 63-315811 号

2. 発明の名称 半導体装置

3. 補正をする者

事件との関係 特許出願人
住 所 東京都千代田区丸の内二丁目2番3号
名 称 (601) 三菱電機株式会社
代表者 志 岐 守 哉

4. 代 理 人

住 所 東京都千代田区丸の内二丁目2番3号
三菱電機株式会社内
氏 名 (7375) 弁理士 大 岩 増 雄
(連絡先03(213)3421特許部)

方 式 査 査



(1)

5. 補正の対価

明細書の発明の詳細な説明の欄。

6. 補正の内容

(1) 明細書の第3頁第3行に「コストが高くなつてた。」とあるのを「コストが高くなつていた。」に訂正する。

以 上

(2)